2.5.2 版图约束下的层次化布局

• 书名：芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7（第2版）
• 作者名：陈铖颖 陈黎明等编著
• 本章字数：2373字
• 更新时间：2024-04-25 18:53:40